数电实验实验报告

　 数字电路实验报告

　实验一

　组合逻辑电路分析 一. 试验用集成电路引脚图

　 74LS00 集成电路

　 74LS20 集成电路

　 四 2 输入与非门

　双 4 输入与非门 二. 实验内容 1、实验一

　X12.5 V ABCDU1A74LS00NU2A74LS00NU3A74LS00N逻 辑 指 示 灯 ：

　灯 亮 表 示 “1”， 灯 灭 表 示 “0”ABCD按 逻 辑 开 关 ， “1”表 示 高 电 平 ， “0”表 示 低 电 平 自拟表格并记录: A B C D Y A B C D Y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 2、实验二 密码锁得开锁条件就是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁打开。否则,报警信号为“1”,则接通警铃。试分析密码锁得密码 ABCD就是什么？ U1A74LS00DU1B74LS00DU1C74LS00DU1D74LS00DU2A74LS00DU2B74LS00DU2C74LS00DU3A74LS20DX12.5 V X22.5 V VCC5VAＢＣD

　ABCD 接逻辑电平开关。

　 最简表达式为:X1=AB’C’D

　密码为:

　1001

　 表格为: A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1

　0 1 1 1 0 1 1 1 1 1 0 1 三、实验体会: :

　1、分析组合逻辑电路时,可以通过逻辑表达式,电路图与真值表之间得相互转换来到达实验所要求得目得。

　2、这次试验比较简单,熟悉了一些简单得组合逻辑电路与芯片 ,与使用仿真软件来设计与构造逻辑电路来求解。

　实验二

　组合逻辑实验( 一)

　半加器与全加器 一. 实验目得 1. 熟悉用门电路设计组合电路得原理与方法步骤 二. 预习内容 1. 复习用门电路设计组合逻辑电路得原理与方法步骤。

　2. 复习二进制数得运算。

　3. 用“与非门”设计半加器得逻辑图。

　4. 完成用“异或门”、“与或非”门、“与非”门设计全加器得逻辑图。

　5. 完成用“异或”门设计得 3 变量判奇电路得原理图。

　三. 元件参考

　 依次为 74LS283、74LS00、74LS51、74LS136 其中 74LS51:Y=(AB+CD)’,74LS136:Y=A⊕B(OC 门) 四. 实验内容 1. 用与非门组成半加器,用或非门、与或非门、与非门组成全加器(电路自拟)

　U1NOR2U2NOR2U3NOR2U4NOR2U5NOR2S C 半加器 U1A74LS136DU1B74LS136DU2C74LS00DR11kΩR21kΩVCC5VU3A74LS51D81121391011J1Key = AJ2Key = BJ3Key = CSi2.5 V Ci2.5 V

　全加器 被加数 A i

　0 1 0 1 0 1 0 1 加数 B i

　0 0 1 1 0 0 1 1 前级进位 C i1

　0 0 0 0 1 1 1 1 与 S i

　0 1 1 0 1 0 0 1 新进位 C i

　0 0 0 1 0 1 1 1 2. 用异或门设计 3 变量判奇电路,要求变量中 1 得个数为奇数就是,输出为 1,否则为 0、 VCC5VJ1Key = AJ2Key = BJ3Key = CU1A74LS136DU1B74LS136DR11kΩX12.5 V

　3 变量判奇电路 输入 A 0 0 0 0 1 1 1 1 输入 B 0 0 1 1 0 0 1 1 输入 C 0 1 0 1 0 1 0 1 输出 L 0 1 1 0 1 0 0 1 3. “74LS283”全加器逻辑功能测试 测试结果填入下表中: 被加数 A 4 A 3 A2A 1

　0111 1001 加数 B 4 B 3 B 2 B 1

　0001 0111 前级进位 C 0

　0 或 1 0 或 1 与 S 4 S 3 S 2 S 1

　1000 1001 0000 0001 新进位 C 4

　0 0 1 1 五. 实验体会: 1、通过这次实验,掌握了熟悉半加器与全加器得逻辑功能 2、这次实验得逻辑电路图比较复杂,涉及了异或门、与或非门、与非门三种逻辑门,在接线时应注意不要接错。各芯片得电源与接地不能忘记接。

　实验三 组合逻辑实验( 二) 数据选择器与译码器得应用 一. 实验目得 熟悉数据选择器与数据分配器得逻辑功能与掌握其使用方法 二. 预习内容 1. 了解所有元器件得逻辑功能与管脚排列 2. 复习有关数据选择器与译码器得内容 3. 用八选一数据选择器产生逻辑函数 L=ABC+ABC’+A’BC+A’B’C 与 L=A⊕B⊕C 4. 用 3 线—8 线译码器与与非门构成一个全加器 三. 参考元件 数据选择器 74LS151,3—8 线译码器 74LS138、

　四. 实验内容 1、数据选择器得使用: 当使能端 EN=0 时,Y 就是 A 2 ,A 1 ,A 0 与输入数据 D 0 ~D 7 得与或函数,其表达式为:

　Y= (表达式 1) 式中 m i 就是 A 2 ,A 1 ,A 0 构成得最小项,显然当 D i =1 时,其对应得最小项 m i 在与或表达式中出现。当 D i =0 时,对应得最小项就不出现。利用这一点,不难实现组合电路。

　将数据选择器得地址信号A 2 ,A 1 ,A 0 作为函数得输入变量,数据输入D 0 ~D 7 作为控制信号,控制各最小项在输出逻辑函数中就是否出现,就是能端 EN 始终保持低电平,这样,八选一数据选择器就成为一个三变量得函数产生器。

　①用八选一数据选择器 74LS151 产生逻辑函数 将上式写成如下形式:L=m 1 D 1 +m 3 D 3 +m 6 D 6 +m 7 D 7

　该式符合表达式 1 得标准形式,显然 D 1 、D 3 、D 6 、D 7 都应该等于 1,二式中没有出现得最小项 m 0 、m 2 、m 4 、m 5 ,它们得控制信号 D 0 、D 2 、D 4 、D 5 都应该等于 0。由此可画出该逻辑函数产生器得逻辑图。

　L=ABC+ABC’+A’BC+A’B’C ②用八选一数据选择器 74LS151 产生逻辑函数 根据上述原理自行设计逻辑图,并验证实际结果。

　U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VX12.5 V J1Key = AJ2Key = BJ3Key = C 2、3 线—8 线译码器得应用 用 3 线—8 线译码器 74LS138 与与非门构成一个全加器。写出逻辑表达式并设计电路图,验证实际结果。

　U174LS138DY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16~G2A4~G2B5U2A74LS20DU2B74LS20DJ1Key = AJ2Key = BJ3Key = CVCC5V X12.5 V X22.5 V

　3、扩展内容

　用一片 74LS151 构成 4 变量判奇电路

　U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7J1Key = DJ2Key = AJ3Key = BJ4Key = CU2A7404NVCC5VX12.5 V

　五、实验体会 1、数据选择器用来对数据进行选择,特别选择适用于函数得分离,就是比较常用得组合逻辑器件;译码器用于数据得编码与译码中,也就是较常用得逻辑器件。

　2、集成得组合逻辑电路也就是有简单得门电路组合而成,可以根据对逻辑电路得连接,集成得逻辑器件之间可以相互转化,功能也进行了扩展了。

　实验四: 触发器与计数器 一、

　实验目得 1、 熟悉 JK 触发器得基本逻辑功能与原理。

　2、 了解二进制计数器工作原理。

　3、 设计并验证十进制,六进制计数器。

　二、

　预习内容 1、 复习有关 RS 触发器,JK 触发器,D 触发器得内容。

　触发器就是构成时序逻辑电路得基本逻辑单元,具有记忆、存储二进制信息得功能。

　从功能上瞧,触发器可分为 RS、D、JK、T、T’等几种类型。上述几种触发器虽然功能不同,但相互之间可以转换。边沿触发器就是指,只有在时钟脉冲信号 CP 得上升沿或者就是下降沿到来时,接收此刻得输入信号,进行状态转换,而在其它任何时候输入信号得变化都不会影响到电路得状态。

　2、 预习有关计数器得工作原理。

　统计输入脉冲个数得过程计数。能够完成计数工作得电路成为计数器。计数器得基本功能就是统计时钟脉冲得个数,即实现计数操作,也用于分频、定时、产生节拍脉冲等。计数器得种类很多,根据计数脉冲引入方式得不同,将计数器分为同步计数器与异步计数器;根据计数过程中计数变化趋势,将计数器分为加法计数器、减法计数器、可逆计数器;根据计数器中计数长度得不同,可以将计数器分为二进制计数器与非二进制计数器(例如十进制、N 进制)。

　二进制计数器就是构成其她各种计数器得基础。按照计数器中计数值得编码方式,用 n 表示二进制代码,N 表示状态位,满足 N=2“得计数器称作二进制计数器。74LS161D就是常见得二进制加法同步计数器

　3、 用触发器组成三进制计数器。设计电路图。

　4、 用 74 LS 163 与与非门组成四位二进制计数器,十进制计数器,六进制计数器。设计电路图。

　三、

　参考元件

　 74LS00

　74LS107

　 74LS74

　74LS163

　 四、实验内容 1、RS 触发器逻辑功能测试 U1A74LS00DU1B74LS00DVCC5VJ1Key = RJ2Key = SX12.5 V X22.5 V

　R—S 触发器 R S Q

　触发器电位 0 1 0 1 0 1 0 1 0 1 1 1 0 0 不确定 0 0 不变 不变 保持 2、74LS163 得逻辑功能测试

　U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9V1100 Hz 5 V U2A74LS00DVCC5VGNDX12.5 V X22.5 V X32.5 V X42.5 V

　74LS163 得逻辑功能表如下

　输入 输出

　 CT P

　CT T

　CP D 0

　D 1

　D 2

　D 3

　Q 0

　Q 1

　Q2

　Q 3

　0 X X X

　X X X X 0 0 0 0 1 0 X X

　d 0

　d 1

　d 2

　d 3

　d 0

　d 1

　d 2

　d 3

　1 1 1 1

　X X X X 计数 1 1 0 X

　X X X X 保持 1 1 X 0

　X X X X 保持 3、用 74LS163 组成六进制计数器 U1A74LS00DU274LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9VCC5VU3DCD_HEXV150 Hz 5 V

　输出 QA QB QC QD 从 0000 逐渐增 1 直至 0101,此时 QA=1,QC=1,经过与非门后为低电平,输入至 CLR 同步清零,又开始了下一轮得计数。故计数范围为 0000——0101,为六进制计数器。

　4、用 74LS163 组成十进制计数器

　U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U2A74LS00DU3DCD_HEXV150 Hz 5 V VCC5V 输出QA QB QC QD 从0000逐渐增1直至1001,此时QA=1,QD=1,经过与非门后为低电平,输入至CLR同步清零,又开始了下一轮得计数。故计数范围为0000——1001,为十进制计数器。

　1、 用 74LS163 组成六十进制计数器 U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U2A74LS00DU3DCD_HEXV1100 Hz 5 V VCC5VU474LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U5A74LS00DU6DCD_HEX 五、实验体会: 这次试验熟悉了计数器、译码器、显示器等器件得使用方法,学会用它们组成具有计数、译码、显示等综合电路,并了解它们得工作原理。利用常用计数器通过设计可以实现非常用进制计数器,一般有同步与异步两种不同得方案,同时也可以采用清零与预置数来达到归零得目得。

　实验 五 555 集成定时器 一. 实验目得 熟悉与使用 555 集成定时器 二. 实验内容

　1、555 单稳电路 1）

　按图连接,组成一个单稳触发器

　2）

　测量输出端,控制端得电位与理论计算值比较 3）

　用示波器观察输出波形以及输出电压得脉宽。tw=RCln3=1、1RC A1555_VIRTUALGNDDISOUT RSTVCCTHRCONTRIR15.1kΩC19.7µFVCC5VV11kHz 5 V XSC1ABExt Trig++__+_ 2.555 多谐振荡器 1)按图接线,组成一个多谐振荡器 输出矩形波得频率为:f=1、43/(R 1 +2R 2 ) 2)用示波器观察波形 A1555_VIRTUALGNDDISOUT RSTVCCTHRCONTRIR1100kΩR210kΩVCC5VC1270pFXSC1ABExt Trig++__+_ 通过示波器观察到输出波形为脉冲波 3、接触开关 按图接线,构成一个接触开关,摸一下触摸线,LED 亮一秒

　A1555_VIRTUALGNDDISOUT RSTVCCTHRCONTRIVCC5VR1100kΩR21kΩC10.1µFC247µFC30.05µFLED1 三. 实验体会 本次实验就是关于 555 集成定时器以及它构建得触发器与振荡器。555 定时器在逻辑电路中用得非常广泛,可以由它产生各种各样得脉冲波形,一般作为信号源来使用。

　实验六 数字秒表 一. 实验目得: 1、了解数字计时装置得基本工作原理与简单设计方法。

　2、熟悉中规模集成器件与半导体显示器得使用。

　3、了解简单数字装置得调试方法,验证所设计得数字秒表得功能。

　二. 实验元件: 集成元件:555 一片,74LS163 一片,74LS248 两片,LED 两片,74LS00 两片。

　二极管 IN4148 一个,电位器 100K 一个,电阻,电容。

　三. 实验内容: 1、实验原理框图

　① ① 秒信号发生器用 555 定时器构建多谐振荡电路而成 ② ② 六十进制计数器用两块 74LS163 组成 ③ ③ 译码电路由 74LS148 组成 ④ ④ 数码显示由 LED 组成。

　2、 设计内容及要求

　①用上述元器件设计一个数字秒表电路,电路包含秒脉冲发生器、计数、译码,显示 00至 59 秒。

　②具有清零、停止、启动功能。

　译码电路 秒计数器 数码显示器

　③至少使用一块 74LS248 芯片及共阴极显示器。

　3 实验电路图设计如下: U174LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U274LS163DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD2~CLR1CLK9U5A74LS00DU5B74LS00DVCC5VU6LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2R1100kΩR2100kΩC14.7µFU9A74LS00DVCC5VU1374LS248DA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U12A B C D E F GCKU14DCD_HEXPauseKey = SpaceClearKey = SpaceU3A74LS00DU8A74LS00DC20.01µFU4A74LS00D 开关 A B 置于高电平时开始计数,A 置于低电平得时候暂停计数,B 置于低电平得时候清零。

　四. . 实验体会: : 最后得实验为一综合性实验,综合考察了 555 定时器与计数电路得应用。其中在接线时应先检查导线得通断后在使用,可以节省不必要浪费得时间;另外要将电路分割成不同得功能块来拼接会就是过程清晰、简洁。由多谐振荡器产生得信号接入计数器时应用与非门来处理一下,否则计数器会出现乱码,可见理论与实际就是有偏差得,可能就是多谐振荡器产生得方波中有干扰信号。

推荐访问:实验 报告