电子电路的抗干扰方法与技术

摘 要： 在电子产品设计中由于对干扰方法考虑不足，致使一些电气和电子产品不合格。文章分析了电子电路中常见干扰及相应的抑制措施。

关键词： 电磁干扰； 信号； 干扰； 抑制

中图分类号： TM773 文献标识码： A 文章编号： 1009-8631（2013）04-0074-02

在理想工作环境时，对电子设备的要求是既不受外界的影响，同时不向其他设备辐射不必要的信号。但在实际环境中，干扰客观存在，必然存在着自然界或人为因素产生的各种电磁及噪音等干扰。这些干扰通过一定途径进入电子设备影响电路的可靠性和稳定性，从而影响电子电路的正常工作。当干扰严重时，会使电子电路无法工作。因此，必须在设计中采取抗干扰措施。

1 选用器件

选用时需注意元件的老化问题，挑选热反聩影响小的器件。对高频电路，应选用适宜的芯片，以减少电路辐射。在选择逻辑器件时，要充分考虑其干扰容限指标，当单纯考虑电路的干扰容限时，最好用HTL，若兼顾功耗，则用VDD>15的cmos为宜。

正确选用抗干扰器件：用二极管和压敏电阻等吸收浪涌电压。用隔离变压器等隔离电源干扰。用线路滤波器等滤除一定频段的干扰信号，用电阻器、电容器、电感器等元件的阻容对干扰电压或电流进行旁路吸收、隔离、滤除、去耦等处理在低频段应用效果好。对电容器的选用和安装来说，钽电解电容器在低频段应用效果好，应装在电源入口处，陶瓷电容器在高频段应用效果好。安装电容器时，要尽量缩短引线。但不能为求引线短而忽视安装位置，应将其装在需要旁路的集成电路的vcc和Gnd管脚近处。否则，电容器就毫无旁路意义。当板子信号导线阻抗不匹配时，会发生多次反射干扰。在线路终端和始端接入阻抗匹配电阻，可消除干扰。当印制导线较长时，线路电感会导致减幅震荡，串入阻尼电阻，可抑制震荡，增强抗干扰能力，改善波形。

2 妥善布设印制导线

2.1合理布置印制板上的器件

在印制板上布置元器件，原则上应当输入输出部分分别布置在板的两端，电路中相关联的器件应尽量靠近，以缩短器件间连接导线的距离。工作频率接近或工作电平相差大的器件应相距远些，以免相互干扰。如常用的以单片机为核心的小型开发系统电路。在设计印制板图时，宜将时钟发生器，振荡器等易产生干扰的器件相互靠近布置。让相关的逻辑电路部分尽量远离这类干扰器件。同时，考虑到电路板在机柜内的安装形式，最好将ROM，RAM，功率输出器件及电源等易发热器件布置在板的边缘或偏上方部位，以利于散热。

在印制电路板上布置逻辑电路，原则上应在输出端子附近放置高速电路，如光电隔离器等，在稍远处放置低速电路和存储器等，以便处理公共阻抗的耦合，辐射和串扰等问题。在输入输出端放置缓冲器，用于板间信号传送，可有效防止干扰。逻辑器件的多余输入端，将与/与非门多余输入端接1（切忌悬空），或/或非门多余输入端接vss、计数器，寄存器和D触发器置位/复位端经适当电阻接vcc，触发的多余输入端必须接地。

当电路板上装有高压，大功率器件时，与低压、小功率器件应保持一定间距，尽量分开布线。在大功率，大电流元器件周围不宜布设热敏器件或运算放大器等，以免产生感应或温漂。

2.2布局布线规则

2.2.1电路器件和信号通路的布局、布线必须最大限度地减少无用信号的相互耦合。在电子信号通道不能靠近高电平信号通道和无滤波的电源线，包括能产生瞬态过程的电路。高、中、低速逻辑电路在pcb上要用不同的区域。在板相邻之间，同一层面相邻布线之间不能有过长的平行信号线；对干扰敏感的布线不要与大电流、高速开关平行。

线路板设计时，电路中的信号线最好应汇集于板中央，力求靠近地线或用地线包围它。信号线、信号回路线所形成的环路面积要最小。信号线（特别是高频信号）的拐角应设计成135走向。相邻布线面导线采取相互垂直、斜交或弯曲走线的形式，以减少寄生耦合。高频信号导线切忌相互平行，以免发生信号反馈或干扰，可在两条平行线间增设一条地线。对于外连信号线，尽量缩短输入引线，提高输入端阻抗。对模拟信号输入线最好加以屏蔽。当板上同时有模拟、数字信号时，宜将两者的地线隔离，以免相互干扰。

2.2.2多层板设计。在多层板设计中，电源平面应靠近接地平面，并且安排在接地平面之下。这样可以利用两金属平板间的电容作电源的平滑电容，同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。为了产生通量对消作用，布线层应安排与整块金属平面相邻；在中间层的印制线条形成平面波导。在表面形成为带线，两者传输特性不同；时钟电路和高频电路是主要的干扰和辐射源。时钟产生器尽量靠近到用该时钟器件。石英晶体振荡器外壳接地。石英晶体下面以及对干扰敏感的器件下面不要走线。模拟电压输入线参考电压端要尽量远离数字电路信号线，特别是时钟。同时用地线将时钟区圈起来，时钟线尽量短；所有的具有一定电压的印制板都会向空间辐射电磁能量。为了减少这个效应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H（大约3mm左右）。H是两个印制板面的间距。为避免发生两条印制线间距比较小时所引起的电磁串扰，应保持任何线条间距不小于二倍的印制线条宽度。

3地线的连接

模拟和数字电路拥有各自独立的电源和地线通路。如电源电压一致，模拟和数字电路的电源在电源入口可单点汇入，模拟地和数字地可在系统接地点附近单点汇接。

如电源电压不一致，则在两电源较近处建立1nf～2nf的电容，为电源间的信号返回电流提供通路。

信号地是信号电路和逻辑电路的地。由于信号地必须通过导线连接，而任何导线又都具有一定的阻抗，经过各线的电路不同。因此，各个接地点的电位不完全相同。设计接地点的电位的目的是为了尽量减少各电路电流经过各个地阻抗时产生的耦合干扰，还要避免地环路电流，从而避免环路电流与其他电路产生耦合干扰。信号地的连接方式有以下几种：

a）单点接地。是把各电路的地线连接在一起，这种方法的优点是不存在环形回路。因而也不存在地环流，各电路的接地点只与本电路的地电流和地电阻抗有关。如果各电路的电流都比较小。当两个电路相距较近时采用单点接地法，由于地线较短，它们之间的电位差小，所以各段地线间相互干扰也小。

b）串联接地。接地点顺序连接在一条公用地线上。电路中共用地线电流是n个电路流过地线电流之和。因此，每个电路的地线电位都受其它电路的影响，干扰通过公共地线相互耦合。从防止干扰的角度角度出发，这种解法是不合理的，但因为接法简单，在许多地方仍被采用。例如在一块印制电路板上，各元器件或电路之间的地线一般都是串连接法，最终连到印制电路板的地线引线段上。这种接法在设计印制板时比较方便。

c）多点接地。为了降低阻抗，地线一般用宽铜皮镀银作为接地母线。它是把所有电路的地线都连接到离它最近的接地母线上，以便降低地阻抗。这种接法在数字电路中是常用的。系统一般由多块印制电路板组成。它们之间的地线是通过装在机架上的宽铜皮镀银接地母线连接在一起，再把接地母线的一端接到直流电源的地线上，再把接地母线的一端接到直流电源的地线上，构成工作接地点。这种方法适用于高频电路。

不论是哪种连接地线，地线都应尽量加宽，或采用分开的电源层与接地层，以便减少电源与地线回路的阻抗，减少任何可能在电源与地线回路中的干扰电压。减少任何可能在电源与地线回路中的干扰电压。但不宜大面积布地线。平行、垂直走向的地线的拐角处用弧线。

4 特殊电路的抗干扰设计

4.1 数字电路的干扰及其抑制

外来干扰是周围环境通过辐射或耦合，经电源线、地线、信号线进入数字电路系统内的干扰。常见的有工业中火花放电、电力变压器和电动机及一些电气控制设备触点产生的干扰等。

常见的抑制方法如下：

使电路的逻辑部件远离大功率器件，并把数字电路如金属外壳屏蔽接地。

对电源线引入的干扰采取去耦措施。即用RC或LC滤波环节或抑制直流电源回路因负载变化而引起的干扰。这种方法在TTL数字电路中常用。

选用大电容小电感的电源线。在工程实际中，常用矩形截面汇流条代替圆截面汇流条，安装电源母线尽量与地线或地线平面平行铺设，布线距离要尽量缩短，使电源线具有低的动态电阻。

对开关、接地信号采用滤波电容或加接施密特触发器作输入缓冲来抑制。

用无抖动开关消除触点干扰的影响。

对于数字电路多余端输入端的处理也是抗干扰措施之一。即CMOS与门、或非门多余输入端应接地（低电平），CMOS与门、与非门多余输入端不允许悬空，应接+vdd，TTL与门或与非门采取串接1～10k#电阻或直接接+vcc，或者门或非门多余输入端接地。

4.2放大电路的自激震荡及消除

电子设备的自激是实践中最易发生的问题。防止自激不仅是在电路上采用措施使放大电路不要产生自激，而且在结构工艺上也应该得到足够的重视。

运算放大器应采用高质量的双列式插座，所用无源器件均接在插座附近，元器件引线必须就近接地。

正负直流电源分别接上高频旁路电容器，且应接在插座的对应插脚上，就近接地。

5 电源、瞬时过电流干扰及抑制

5.1电源干扰通常为直流电源滤波不良、电压不稳定或50HZ交流电引起

为防止产生干扰常采用以下措施：

电源变压器一次绕组和二次绕组之间采用屏蔽层，并可靠接地（屏蔽层不可短接形成回路，以免烧毁变压器线圈）。在电源变压器前加接电源滤波器，以免去高次谐波干扰。

另外，采用高稳定度、低输出阻抗直流电源，以减少电源开启切断瞬间过电流冲击，并缩短瞬间过电流冲击时间。并且尽量采用粗而短和动态电阻小的电源线。

5.2瞬时过电流及其抑制

瞬时过电流是由电路的过度过程引起的，如TTL集成电路在状态转换时引起尖峰电流，负载电容充放电时瞬变电流等。干扰随工作速度提高而增加。瞬态电流比静态电流大而多，不仅增加电流功耗，且给电源带来干扰。

抑制方法如下：

a）采用电源去耦措施，即在电源线和地线之间并接50uf和0.01uf～0.1uf电容，且以电源线上干扰尖峰不能使逻辑器件的输出状态发生变化为原则。

b）布线时，连线尽量短，尽量减少不必要的杂散电容。

c）地线尽量粗而短。

d）有大电容负载时，串接限流保护电阻Rp.避免关断电源或电源电源下跌时，电容上电压高于电源电压情况出现。

6 结论

通过以上的基本抗干扰措施可消除90%以上的干扰。由于硬件的可靠性是设备的复杂性函数。对于特殊的，更复杂的就要合理采用硬件抗干扰措施，提高整个系统的抗干扰能力。

参考文献：

[1] 毕满清.电子技术实验与课程设计[M].北京：机械工业出版社，2001.

[2] 陈梓成.电子设备维修技术[M].北京：机械工业出版社，2003.

推荐访问:抗干扰 电子电路 方法 技术