中频解调电路中的I2C总线接口电路

摘 要:为了简化中频解调电路的外围接口电路,缩小芯片面积,提高芯片的通用性和可靠性,在I²C总线数据传输协议的基础上,设计一个兼容 I²C协议的中频解调接口电路。为了防止芯片地址冲突,增加了4位地址选择位,并重点对接口电路的状态机与控制逻辑进行优化设置。仿真结果表明,该电路功能正确,可靠性高,可广泛用于TV,VTR,PC,STB等方面。

关键词:中频解调; I²C总线; 接口电路; 状态机; 控制逻辑

中图分类号:TP336 文献标识码:A

文章编号:1004-373X(2010)12-0001-04

I²C Bus Interface Circuit Applied in IF-PLL Demodulation

HAN Hong-juan, LI Fu-hua, WANG Han-xiang, XIE Wei-guo

(School of Electronics and Information, Soochow University, Suzhou 215021, China)

Abstract:An interface circuit compatible with I²C communication protocol applied in IF-PLL demodulation was designed based on the I²C bus communication protocol, in order to simplify peripheral interface circuit of IF-PLL demodulation circuit, reduce its area, improve its universality and stability. There are four possible slave addresses available for avoiding conflicts in real application with other devices. The state-machine and control logic were devised and optimized chiefly. The results of simulation prove that the circuit has correct functions and high reliability. The interface circuit can be widely applied in TV, VTR, PC and STB applications.

Keywords:IF-PLL demodulation; I²C bus; interface circuit;state-machine; control logic

收稿日期:2010-02-11

基金项目: 2007姑苏创新创业领军人才项目(ZXG0719)

I²C总线(inter integrated circuit bus) 由飞利浦公司于 20世纪 80年代研究开发。I²C总线接口电路其简单性和有效性而被广泛用于连接微处理器及外围设备。在电视中频解调电路中,二线制的I²C总线接口电路使得主控制器只需要2个引脚便可实现对解调电路所有功能的控制,且总线接口集成在器件中,各电路单元之间只需要最简单的连接,大大简化了电路板上的走线,减少了电路板面积,提高了其可靠性,降低了成本。

在该中频解调的接口电路中,基于I²C总线传输协议[1],通过对状态机与控制逻辑的优化设置,只需要1个3位的状态机便可实现电路的使能、启动、终止、应答、复位、选址等功能,电路得到了最优化,且通过地址选择位的增加,防止了芯片地址冲突,极大地改善了电路的可靠性及稳定性。

1 I²C总线的特点及数据传输

1.1 总线特点

I²C总线是由数据线SDA和时钟线SCL构成的双向串行总线,I²C总线上的所有节点,如主控器、外围器件、接口模块都连接到SDA,SCL上,在总线备用时,SDA 和SCL都保持高电平,I²C不工作时SCL嵌位在低电平。为了使总线上所有电路的输出都能实现“线与”功能,I²C总线接口电路的输出端必须是漏极开路结构,输出端要接上拉电阻[2-3]。

1.2 总线的数据传输格式

I²C总线数据传送格式按图1 进行。首先由主控设备发出起始信号(S),即SDA 在SCL 高电平期间由高电平跳变为低电平,然后主控器发送1个字节的数据,首先传送的是最高位(MSB)。在传输了每个字节之后,必须要有接收设备发出1位应答信号。

图1 I²C数据传送格式

起始信号后的第1个字节是寻址字节,寻址字节的高7位是接收设备的地址,第8位是方向位,“0”发送数据(写状态),“1”接收数据(读状态)。寻址字节后面可以有很多数据字节,每个字节后都要有一位发自接收设备的应答信号。在结束与该接收设备通信时,主控设备必须发出终止信号(P) ,即在时钟线SCL为高电平期间,SDA由低电平跳变为高电平。

2 中频解调电路I²C总线接口的实现

电视中频解调电路中的I²C总线接口主要由输入滤波器、地址寄存器、移位寄存器、控制寄存器、状态机与控制逻辑、读状态寄存器、输出模式寄存器等构成,如图2所示。其中,输入滤波器具有I²C总线逻辑兼容电平,输入时钟与内部时钟同步,可滤除部分干扰信号[4]。控制逻辑作为控制核心控制着每一部分的状态。地址寄存器存放着自己的7位地址,用来与接收到的地址比较。移位寄存器、输出模式寄存器与读状态寄存器端口并行相接,各存储着8位数据字节。

图2 I²C串行总线结构图

(1) 起始信号与结束信号检测。

起始信号与结束信号的检测由2个下降沿D触发器和1个反相器构成,如图3所示。D1在SDA从高电平跳变到低电平时触发,此时只有当SCL保持高电平时,Start才为1,即检测到起始信号。同理,D2在SDA从低电平跳变到高电平时触发,此时只有当SCL保持高电平时,Stop才为 1,即检测到结束信号。

(2) 地址检测。

根据设计要求,I²C总线每次通信输入 8位地址数据和控制数据,电路进行地址比较以后,如果地址正确,则接收控制数据。为了防止地址冲突,增加了地址选择位,具体实现如图4所示。D7~D1为发送的数据地址,由于S1,S2是可设置端口,有4种组合,即总线接口有4个地址,分别为1000010,1000011,1001010,1001011,只有当D7~D1为100S101S2时,选址成功,即可以有效解决地址冲突。

(3) 数据串并与并串的转换。

电路中,串行数据转换为并行数据、并行数据转换为串行数据主要由移位寄存器完成。它以并行方式与输出模式寄存器和读状态寄存器相连;以串行方式与数据线SDA相连。发送的数据由读状态寄存器装载到数据寄存器中。发送后数据又从串行通道返回数据寄存器中,接收数据时,数据寄存器装入SDA线上的数据[5]。

(4) 内部总线状态的检测。

读状态寄存器连接着内部总线的8位状态位S0~S7,在读状态时,该寄存器将内部总线的状态读进去,再以并行方式传给移位寄存器,移位寄存器以串行的方式传给数据线,即内部总线状态被主控器读取,如图5所示。

图5 寄存器组图

(5) 并行端口的扩展。

根据芯片功能的需要,设置了4组输出模式寄存器,分别为调整模式寄存器、备用寄存器、开关模式寄存器、数据模式寄存器。寄存器个数可根据芯片功能的需要进行并行扩展[4,6],由于每一组寄存器都对应着相应的子地址,所以每一组寄存器对应相应的时钟CP1,CP2,CP3,CP4和控制端C1,C2,C3,C4。这些时钟和控制端由1个带控制端的2/4译码器输出,所以每次只有1组寄存器工作,如图5所示。

(6)状态机与控制逻辑的设置与优化。

状态机与控制逻辑作为I²C接口的控制中心,主要用于控制I²C接口电路的使能、启动、终止。 图5给出寄存器组图的应答、复位、选址及中断请求等。通过对状态机与控制逻辑的优化设置,仅使用3位状态作为状态机的状态端,在满足更多功能的基础上,电路更易于实现[7-9]。如图6所示,3个触发器的输出QI8,QI5,QI6为状态机的状态,Qd0~Qd8为移位寄存器的输出,HL91为移位寄存器的可控复位端,G111为地址检测位,HL22为应答位,C5,C6为移位寄存器与读状态寄存器的控制端。

图6 状态机与控制逻辑

上电后,状态机的初始值被置位为全0。HL91作为移位寄存器输入端的置位端将移位寄存器的输入端置0。当初始信号到来时,start信号变为1,此时状态机的状态变为100,开始传送寻址字节;当8位地址传送完毕后,假设为写状态,此时Qd8变为高电平,应答位HL22由高电平变为低点平,状态机的状态变为110。HL91变高将移位寄存器的输入置0,响应结束后,应答位由低电平变为高电平,状态机的状态变为010,此时开始传输数据。

I²C总线开始工作后,主控器便发送寻址字节给移位寄存器,在移位寄存器将7位串行地址并行移出,且与地址寄存器的从地址进行比较,当地址相同时,G111变为1,寻址成功,此时应答信号HL22变为0,并告知主控制器。

在寻址成功后,如果为读状态,则在传完该字节之后,产生应答信号,状态机变为100,移位寄存器控制端C5变为低电平,读状态寄存器的控制端C6变为高电平,读状态寄存器读入内部总线状态。其中,QI20是与读/写有关的控制端,响应结束后,状态机状态变为110,此时,C5变为高电平,C6变为低电平,读状态寄存器将存储的8位状态位并行传给移位寄存器;移位寄存器将状态串行移出,发送给主控制器;主控制器接收到8位状态位后,发送非应答信号给接收器,使它释放数据线;响应结束后,主控制器产生结束信号,结束数据传送。

如果为写状态,在接收器产生应答信号后,主控器将发送子地址给移位寄存器。根据输出模式寄存器功能的不同,分别对应3组不同的子地址。

在状态机与控制逻辑的作用下,子地址具有自动加1功能,所以在读写多字节时,可以实现自动操作,加上后面的2/4译码器,每次只选通1路输出模式寄存器,如图7所示。

图7 地址自动加一原理图

在所有数据发送完毕后,接收器发送应答信号给主控制器,响应结束后,主控制器发送停止信号(P),结束数据传送。

3 仿真结果

通过VHDL的程序编写[10],对I²C模块进行了分析综合,得到如图8、图9的仿真结果。

图8 写状态仿真结果

图9 读状态仿真结果

在写状态时,寻址位后的读/写位为0,C6一直为低电平,即读状态寄存器不工作,在开始后的第8个时钟,移位寄存器将SDA的数据并行移出,第9个时钟时,应答位HL22变为低电平。在读状态时,当传完7位寻址位和“1”方向位时,C5变为低电平,C6变为高电平,读状态寄存器工作,可将内部总线状态读进来。

在读/写2种状态下,I²C控制模块都能很好地实现I²C总线的开始、停止、读、写、响应等功能,仿真结果正确,完全符合I²C总线标准和电路预期的要求。

4 结 语

目前,I²C总线已作为一种标准广为人们接受,除了带有I²C总线的单片机和一些常用的外围设备器件,在电信、电视、音像等产品中都有成套的I²C总线器件。随着大量串行数据的传输,I²C总线的传输速率已提 升为高速模式,可达到3.4 Mb/s,寻址范围也由原来的7位扩展为10位,这样被控器的地址数量约增加了10倍。

参 考 文 献

[1]Philips. The I²C-bus specification[M/OL][ 2007-04-18] . http:.

[2]Philips Semiconductors. The I²C-bus and how to use it[M].[ S.l.] : Philips Semiconductors. 1995.

[3]何立民.I²C总线应用系统设计[M].北京:北京航空航天大学出版社,1995.

[4]尤一鸣,傅景义,王俊省.单片机总线扩展技术[M].北京:北京航空航天大学出版社,1993.

[5]阎石.数字电子基础[M].北京:高等教育出版社,2001.

[6]马维华.基于虚拟I²C总线的多并行口扩展技术[J].微电子学与计算机,2008,19(9):31-33.

[7]WEI Chao- Huang,LIN Yun- Chung.Implementation of local area digital audio broadcasting system upon I²C network[C].The47th Midwest Symposium on IEEE Circuits and Systems.[ S.l.] : IEEE, 2004.

[8]谭昭禹,颜永红,马勋.音频子系统中的I²C接口电路设计[J].微计算机信息,2008,24(26):252-254.

[9]ALASSIR M, DENOULET J, ROMAIN O. A system C AMS model of an I²C-bus controller[M].[ S.l.] : IEEE, 2006.

[10]MICHAELD CILETTI.Verilog HDL 高级数字设计[M].张雅绮,李锵,译.北京:电子工业出版社,2005.

推荐访问:电路 解调 中频 总线接口 I2C