高速1553B总线有效性测试平台设计与实现
摘 要： 由于具备较强的鲁棒性、确定性及抗干扰能力，1553B总线被广泛应用于航空、航天、兵器等军工领域，但其1 Mb/s的总线带宽限制了其应用范围，高速1553B总线在保持原有通信协议、线缆、耦合器等基础技术或设备不变的条件下，仅通过更换1553B模块即可实现带宽的成倍增长，提高了1553B总线的应用范围及生命力。搭建高速1553B总线有效性测试平台，该平台能够实现误码率、噪声抑制、通信协议等内容的自动化测试，并形成测试报告，通过该平台验证了国产化高速1553B模块完全符合设计要求，为高速1553B总线的工程化应用提供了保证。
关键词： 高速1553B总线； 总线控制器； 测试平台； 信息交互
中图分类号： TN919⁃34； TP39 文献标识码： A 文章编号： 1004⁃373X（2017）03⁃0023⁃04
Design and implementation of validity test platform for high⁃speed 1553B bus
FAN Xianghui， ZHAO Gang， WANG Shikui， SHI Yan， YANG Han
（China Aeronautics Computing Technique Research Institute， Xi’an 710068， China）
Abstract： The 1553B bus is widely used in aviation， spaceflight， weapons and other military areas due to its strong robustness， anti?jamming capability and good determinacy， but its application range is limited by the bus bandwidth of 1 Mb/s. Under the condition that the original communication protocol， cable， coupler， and other infrastructure technologies or equipments are maintained the same， the bandwidth of the high⁃speed 1553B bus is enlarged manyfold by only changing the 1553B module to expand its application range and strengthen its vitality. The validity test platform of the high⁃speed 1553B bus was established. The platform can realize the automatic test of the bit error rate， noise suppression， communication protocols， etc.， and generate the test reports. The issue that the high⁃speed 1553B module is completely in conformity with the design requirement was verified with the platform， and provides a guarantee for the engineering application of the high⁃speed 1553B bus.
Keywords： high⁃speed 1553B bus； bus controller； test platform； information interaction
0 引 言
1553B总线是航空电子系统信息化的开端，自20世纪70年代开始，1553B就已把航空电子、车辆电子、船舶电子从硬连线点对点联邦式结构转化为连网设计，进而通过网络使得传感器、武器及控制系统能够共享和分配关键信息。1553B由于其出色的鲁棒性、确定性及抗干扰能力，应用范围广泛，据估计，在世界范围内使用1553B的地方近30 000处，包括弹药在内使用1553B总线的终端设备[1]接近1 000 000，但1553B协议自1986年后就从未改变过，数据吞吐量仍然为1 Mb/s，难以满足系统对总线高带宽的要求，成为1553B总线应用的瓶颈。
为了满足系统对高带宽的要求，最大程度的利用1553B总线技术、设施对原有产品进行原位替代升级，同时扩大其应用范围，业内对高速1553B总线的研究越来越多。SAE制定了增强型1553（Enhanced Bit Rate 1553，EBR⁃1553）总线的协议SAE5652，提供10 Mb/s的速率，通信协议、数据编码、物理介质和MIL⁃STD⁃1553B基本相同，但其摒弃了传统1553B的总线型拓扑结构，采用星型总线拓扑，实时性更高，每个RT不再挂接到总线，而是连接到HUB，通过HUB同总线控制器通信。EBR⁃1553B定义了三种模式的HUB：SPEC模式、SWITCH模式和LINK模式[2]。文献[3]介绍了高速1553B IP的功能结构以及各功能模块的设计和实现，支持最大10 Mb/s的数据通信，并对IP核进行了验证，将其互联到AHB总线上，搭建基于ARM处理器的SoC验证平台，并成功进行了流片。文献[4]介绍了一种自主研发、传输速率可达10 Mb/s的总线控制器LHB155310，并对其工程应用的可靠性进行了验证，说明其能够满足工程应用需求。文献[5]介绍了2M 1553B总线仿真卡的设计与实现，模拟了2 Mb/s速率下1553B总线系统中各节点（RT/BC）的功能和性能，验证了2M 1553B仿真卡满足应用要求。
高速1553B总线涵盖2 Mb/s、4 Mb/s及10 Mb/s，根据其速率和特点在不同的应用场景均有需求，2 Mb/s的1553B总线利用原有传输介质，在不改变拓扑结构的条件下，达到带宽提升一倍的目的，在原有项目的升级改造中占有优势，4 Mb/s的1553B总线仍然采用总线型，但其干线传输距离一般不超过50 m，在航天领域有所应用，10 Mb/s 1553B总线采用星型拓扑结构，对原有技术继承性较差，设备和基础设施需要重新建设，在新型外挂物系统中有应用需求。无论哪一种速率的高速1553B总线，均缺乏有效性测试标准及有效性测试设备，进而影响其工程应用范围。本文参考1 Mb/s下的远程终端有效性测试方法，制定了《数字式时分制指令/响应型多路传输高速数据总线远程终端有效性测试规范》，并研制了高速1553B总线有效性测试平台，试验结果表明，该测试平台能够支持高速1553B板卡的有效性测试。
1 测试平台硬件设计
按照《数字式时分制指令/响应型多路传输高速数据总线远程终端有效性测试规范》要求，测试平台应具有两大相对独立的功能，需要满足RT接口模块有效性测试的需要，即远程终端的协议符合性检测和远程终端的电气性能测试。
协议符合性测试项包含以下内容：指令的响应，含指令字的响应、RT⁃RT指令字對的响应；消息间间隔，最小时间间隔、传输速率；错误注入，包含以下错误：奇校验、字长、双相编码、同步头编码、消息长度、数据不连续；替换指令测试；要求的方式指令，发送状态字、发送器关闭与取消发送器关闭、复位远程终端；数据环绕；RT⁃RT消息错误；总线切换；RT地址惟一性。
电气性能测试项包含以下内容：输出波形的峰峰值电压[Vpp；]输出波形的上升、下降沿时间，含数据字、状态字的上升、下降时间；输出波形的过零点稳定性；输出波形的波形畸变过冲与扰动VD；输出波形的对称性Vr；终端输出噪声；输出隔离度；电源上/下电；终端响应时间；终端的输入波形兼容性；终端的输入波形上升下降沿时间；共模抑制测试；输入阻抗测试；噪声抑制测试。
1.1 硬件总体设计
高速1553B总线有效性测试平台采用模块化设计，机柜式结构，系统框图如图1所示。测试以工控机柜作为整体结构，集成了系统控制器、PCI接口任意波形发生器、PCI接口高速1553B双通道单功能卡、适用于高速1553B远程终端有效性测试的噪声发生器卡、高精度数字示波器、阻抗分析仪、被测设备接口载体模块以及显示器、键盘鼠标、打印机等输入输出模块。系统控制器作为整个系统的控制单元，采用可扩展多PCI槽的工控机实现，通过其PCI，USB，RS 232，VGA等外围接口，集成其他所有的功能模块，组成一个功能完善、结构紧凑的测试系统。系统控制器运行自动化测试软件，提供良好的用户界面，实现所有测试项目的测试流程控制、算法设计等。
1.2 模块详细设计
高速1553B总线有效性测试平台部分模块选用商用产品：工控机柜选用图腾AS⁃6837⁃H，系统控制器选用研华的4U工控机箱IPC⁃610，显示器选用三星的19英寸液晶显示器943NW，数字示波器是整个测试系统的核心部分，其性能直接关系到整个系统的性能，选用泰克高精度数字示波器DPO4034，阻抗分析仪主要用于测试高速RT的输入阻抗，选用安捷伦的LCR表8245A，任意波形发生器模块主要用于产生各种1553B数据信号，测试高速RT的输入波形兼容性和输入波形上升、下降沿时间，并产生共模抑制测试用的正弦波扫频信号等，选用NI公司的NI PCI⁃5412 100 MS/s 14位任意波形发生器。自研产品包括PCI接口高速1553B双通道单功能卡、噪声发生器模块及被测设备载体接口模块。
1.2.1 PCI接口高速1553B模块设计
PCI接口高速1553B双通道单功能卡具有两个独立的1553B双冗余通道，每个通道都可以仿真BC/RT/BM。模块框图如图2所示，测试时可以同时模拟BC和RT，因此可以控制两个通道分别模拟BC和RT。在设计中采用在FPGA中封BC与RT协议处理核的方式，FPGA作为IP核的载体，可根据测试的需要灵活定义IP核的各个功能模块，包括产生各种错误注入信号、定义控制器的内部RAM大小等，满足HRT测试的要求。并增加PCI接口电路、电源电路、高速1553B控制器电路以及高速1553B收发驱动电路等外围辅助电路，总体设计满足GJB289A⁃97《数字式时分制指令/响应型多路传输数据总线》要求。在测试过程中，PCI接口高速1553B模块的一个通道作为BC与UUT进行通信，另一个通道作为RT，完成协议测试中与RT⁃RT消息相关的测试。高速1553B收发驱动模块选用专用的高速1553B的专用收发器NHi⁃15765SOIC和变压器DB⁃2725EX。
1.2.2 噪声发生器卡设计
噪声发生器卡设计包括适用于高速1553B远程终端有效性测试的噪声发生器卡设计，系统框图如图3所示。噪声发生器卡主要用于产生频带为1.0 kHz～8.0 MHz、有效均方根幅度为140 mV的高斯白噪声。噪声发生器卡主要由PCI接口模块、噪声产生控制模块以及D/A转换器和滤波放大模块组成。其中PCI接口模块和高速1553B模块中的PCI接口模块设计一致。噪声产生控制模块由FPGA实现，通过逻辑设计，FPGA以统一的时钟速度生成高速[m]序列伪随机码流，再对该序列进行有限冲击响应数字滤波（FIR滤波）处理，得到带限白噪声数字序列，同时在FPGA中实现直接数字综合（DDS）算法，产生正弦数字序列，并与噪声序列合成，即可得到基带白噪声信号序列。
1.2.3 被测设备载体接口模块
被测设备载体接口模块是测试仪与UUT互联的接口模块，提供电气、协议、噪声抑制测试的连接以及控制电路，根据测试流程把1553B多功能卡、噪声发生器、示波器、阻抗测试仪等的测量输入、输出通道连接到UUT上。被测设备载体接口模块包括：开关阵列及控制电路、电阻匹配电路、测量点切换电路、RS 232通信接口、直流供电（5 V，15 V，⁃15 V）接口、4路离散信号、被测设备复位信号、1553B总线电路网以及适配器和连接器。被测设备载体接口模块的系统框图如图4所示。为了防止信号的串扰等不良现象，载体上的链接尽量采用PCB走线链接，而且用于通道切换的电子开关选用欧姆龙机械式继电器。载体接口模块上的连接器选用AMP的96pin PCB板连接器532433⁃3（公座），那么对应适配器上选用AMP的96pin PCB板连接器535043⁃4（母头）。
2 测试平台软件设计
高速1553B总线有效性测试平台提供自动化测试软件，运行于系统控制器之上，提供良好的用户界面，实现所有测试项目的测试流程控制、算法设计等。高速1553B总线有效性测试平台系统软件由协议测试软件和电气性能测试软件以及设备与被测设备间的串口通信协议组成。
2.1 协议测试软件
软件主界面包括菜单栏、工具栏、测试进程及结果显示区和测试数据实时显示区。菜单栏包括文件菜单、系统配置菜单、用户管理菜单、自检菜单以及软件帮助菜单。工具栏设置有打开文件、系统配置、系统自检、测试启动、暂停测试、停止测试、系统帮助等功能按钮。测试进程及测试结果显示区、测试数据实时显示区属于测试输出显示区，实时显示当前的测试项目、测试结果以及测试数据。主界面如图5所示。
2.2 电气性能测试软件
软件主界面包括菜单栏、工具栏、测试进程及结果显示区、测试波形实时显示区、波形参数测试结果实时显示区。菜单栏包括文件菜单、系统配置菜单、用户管理菜单、波形回放菜单、自检菜单。工具栏设置有打开文件、测试项目配置、波形回放分析、测试启动、停止测试、系统帮助等功能按钮。主界面如图6所示。
2.3 设备与被测设备间的串口通信协议
为完成电气性能、协议和噪声抑制的全面自动化测试，在测试仪、被测设备之间通过RS 232串口进行数据、命令通信来完成信息交互，代替原来的人工干预。RS 232的数据位8位、停止位1位、无奇偶校验、通信波特率为115 200 b/s。高速1553B有效性测试平台软件的开发主要包括：制定测试设备与被测试产品（UUT）之间的串口握手通信协议，主要内容包括握手命令、板卡设置命令、消息初始化命令、RT状态返回命令、RT环绕测试命令等。
3 结 论
依据自主编写的《数字式时分制指令/响应型多路传输高速数据总线远程终端有效性测试规范》，设计并研制了一套功能通用的高速1553B远程终端有效性测试平台，可自动化完成对高速1553B总线远程终端（RT）的有效性测试，覆盖电气性能测试11项、协议符合性测试58项、噪声抑制测试1项，支持信号波形存储回放特性，硬件平台采用模块化设计，可组合、可配置，具备良好的人机界面，支持测试报告自动生成，能够满足工程化对高速1553B测试设备的需求，为高速1553B总线的工程化应用提供了有效支持。
参考文献
[1] 佚名.1553B数据总线的复苏[J].指挥控制与仿真，2006（4）：6.
[2] 姚方圆，翟正军，张志.增强型1553总线协议分析与接口卡设计[J].计算机工程，2010，36（21）：267⁃269.
[3] 许宏杰，田泽，袁晓军.高速1553B IP核的设计与实现[J].计算机技术与发展，2009，19（12）：154⁃157.
[4] 樊彬，唐藝菁，王剑峰，等.一种新型高速1553B总线控制器的应用验证[J].微电子学与计算机，2014，31（5）：87⁃89.
[5] 淮治华，田泽，杨峰，等.2M 1553B总线仿真卡的设计与实现[J].计算机技术与发展，2015，25（4）：229⁃232.
[6] 泮朋军，朱浩文.基于FPGA的1553B总线接口设计与验证[J].现代电子技术，2015，38（3）：26⁃30.